超大规模SoC芯片设计，芯片容量数亿门，通过使用Palladium Z1加速器，在芯片研发的早期阶段，就可以让整颗芯片软硬件协同设计成为可能，硬件流片回来之前就可以将配套软件准备好，数小时之内，将操作系统在RTL模块上启动。

通过硬件仿真加速，以更短的时间来验证设计，可以加快编译、高级调试、功耗分析、仿真加速和混合硬件仿真，大大缩短整个产品研发周期。

可提供如下服务：

l  2台3.84亿门电路容量Cadence Palladium Z1硬件仿真加速服务